PCIe路线图加速步伐背后的不满声音
多年来，作为主导PCI-Express规范制定工作的PCI-SIG组织的副总裁，Richard Solomon一直面临着业界关于该规范发布周期过长的质疑。正如我们去年所指出的那样，相比之下，CPU和GPU厂商仅需两年就能推出最新一代的顶级芯片，网络交换和接口卡领域，例如以太网和InfiniBand相关芯片的制造商，其更新周期就更短了。
目前，PCI-SIG已经形成了稳定的三年发布周期，于2022年发布了PCI-Express 6.0规范，并计划于明年发布PCI-Express 7.0。PCI-SIG副总裁Solomon指出，这三年的时间用于发布新规范、生产配套芯片，以及让成员企业通过合规性测试车间并加入集成商名单。所有这些工作都需要在为期六个月的初步FYI测试阶段之后进行，PCI-Express 6.0的FYI测试阶段已于本月初启动。
在近日于加利福尼亚州圣克拉拉举行的2024年PCI-SIG开发者大会上，Solomon向记者和分析师表示：“所有这些都需要时间。我们经常被问及‘为什么不能更快？为什么需要这么长时间？你们在做什么？’事实上，从规范完成到芯片生产确实需要时间。我们在没有芯片的情况下无法进行合规性测试。因此，我们尽早启动工作，实际上早在2022年中旬就开始了PCI-Express 6.0规范的制定。整个行业花了近两年甚至两年半的时间才完成测试和芯片准备工作。所有这些环节都不可或缺。我们的合规性程序实际上已经相当高效了。如果听起来像借口，我深表歉意。这并非我们的本意，只是想解释我们的时间表。”
去年，我们曾呼吁PCI-SIG加快其发布步伐，以跟上芯片制造商和服务器供应商的步伐。PCI-Express是一种广泛应用于以太网、InfiniBand以及英伟达专为GPU设计的NVLink等技术的行业标准互联技术，随着基于CXL的分级和共享主存储器的应用日益普及，对PCI-Express的需求预计也将增长。
然而，对于一个拥有如此庞大成员数量（约970个且仍在增长），并且每个规范都需要经过严谨审核流程的组织来说，快速推进发布可能并非易事。规范的各个委员会和工作组可能会提出各种变更建议，再加上预FYI和FYI测试以及合规性研讨会等环节，所有这些都需要时间来完成。
Solomon表示：“通过我们的合规性程序认证的设备将被列入我们网站的创新者名单。该名单对所有成员开放，包括非SIG成员，他们可以根据合规性测试结果，在采购和设计决策中参考该名单选择产品。”他强调：“我们的合规性程序并非验证或认证程序，而是侧重于互操作性测试。我们关注的是对互操作性至关重要的内容，尤其是对于高速信号总线，其中许多测试都涉及电气层面。
Solomon透露，鉴于PCI-Express 7.0规范预计将在明年年中到年底之间获得批准，其整合器名单可能会在2028年发布。他补充说：“我希望我们能更快地完成这一切。我希望芯片能更快推出……但这就是我们目前的现实情况。”
尽管如此，Solomon表示，PCI-SIG一直能够领先于行业需求。他指出，根据数据，PCI-Express 6.0和7.0规范的带宽能力大约比I/O带宽每三年翻一番的节奏领先了三年，尽管4.0规范的发布时间相对较晚。
“业内资深人士可能会提起PCI-Express 4.0开发过程中的小波折，并对此有所指责……但过去几年里，我们成功地将规范发布与行业实际带宽需求之间的时间差控制在三到四年左右，”他说。“生态系统中总有一部分需求着不断增长的带宽。然而……我们在规范开发方面做得相当不错，持续发布了可靠可用的规范。”
那么，PCI-Express 7.0目前的情况如何呢？0.5版——第一个官方发布的草案——现已推出。PCI-SIG将最高数据传输速率提升到128 GT/s，提高了功率效率，并保持了与前几代规范的向后兼容性。它还保留了从PCI-Express 6.0开始的Flit模式编码和PAM4信号。
“我们的核心任务是保持PAM4信号，并沿用为PCI-Express 6.0开发的Flit模式，所有这些旨在实现速度翻倍，”Solomon表示。“首要任务是将传输速率提升至128 GT/s。首先，我们必须保持向后兼容性，这是PCI-Express不可或缺的一部分。多年来，我们成功发布了所有PCI-Express规范。我们始终致力于提高功率效率，尽管当我提到128 GT/s与最初的2.5 GT/s相比时，我忍不住笑了。是的，如今所需的功率确实比2003年高得多。”
他还强调，能力的平衡同样重要，并补充道：“PCI-Express可能不是市面上速度最快或最便宜的技术。但我们追求的是性价比——提供真正高的带宽和合理的实现方式。因此，您需要选择合适的PHY硅技术和PCB技术。”
PCI-Express 7.0继续沿用了先前的规范，根据产品需求为组织提供了一系列选项，如下图所示：
这些选项构成了PCI-Express的关键要素。正如Solomon所指出的，图表顶部的通道数量与硅面积成正比，16条通道所需的硅空间将大于两条通道。然而，16条通道可以使用成本更低的工艺技术实现；而两条通道虽然占用更少的面积，但要实现128 GT/s的速度可能需要更昂贵的硅材。他说：“这赋予了生态系统选择权。您可以根据自身需求选择所需的带宽，并结合特定产品的实际情况，做出最优选择。”
多家供应商在PCI-SIG活动上展示了其最新的PCI-Express 7.0产品。Rambus发布了其PCI-Express 7.0 IP组合，旨在应对生成式AI和高性能计算（HPC）工作负载带来的海量数据挑战。该组合包含一个高带宽、低延迟的控制器、一个重定时器、多端口交换机以及PCIe XpressAgent，助力客户快速启动第一代芯片设计。
Synopsys也推出了自己的PCI-Express 7.0组合，包含控制器、IDE安全模块、PHY和验证IP，旨在帮助芯片制造商解决AI工作负载迁移中的带宽和延迟需求。而Cadence则展示了其PCI-Express 7.0 IP，用于在非重定时光纤上传输和接收128 GT/s的数据。
--【本文完】---
近期受欢迎的文章：
更多交流，可添加本人微信
（请附姓名/单位/关注领域）